基于Logisim的时序逻辑电路仿真实验设计

打开文本图片集

摘要：针对目前数字电路实验中存在的费用高、易损坏、扩展难等问题，提出了将Logisim可视化仿真工具应用于实验中的教学方法。本文以计数器为例，从JK触发器入手，借助Logisim仿真工具提供的Wiring、Cates等模块库进行设计和仿真实验。经实践测试，运用Logisim进行电路仿真设计会使繁杂的电路分析设计变得直观、生动，有利于调动学生学习的積极性，增强学生自由设计电路的能力。（剩余25字）

网站仅支持在线阅读（不支持PDF下载），如需保存文章，可以选择【打印】保存。