一种应用于DDR供电延迟系统的CMOS二分频电路设计

  • 打印
  • 收藏
收藏成功
微博 QQ空间 微信


打开文本图片集

近年来，国内片上系统（SOC）设计与制造工艺获得了突破性进展，其对系统的集成度也提出了新的要求，如何精简片上元件并实现性能优化已成为当下的重点课题之一。

二分频器的功能是将时钟输入信号的频率减半且输出为占空比严格为 1：2 的方波信号，在时钟同步等领域有重要应用[1]。其设计的基本思路是以高稳定度的晶体振荡器为主振源产生输入信号，通过CMOS数字电路的变换得到所需要的特定频率的输出信号[2]。（剩余5841字）

试读结束

目录
monitor